引言

在CUDA编程中，了解目标显卡的架构特性是优化代码性能的关键。不同的显卡架构（如Turing、Ampere、Hopper等）在计算能力、内存带宽、缓存结构等方面存在显著差异，这些差异直接影响CUDA内核的执行效率。本文将详细介绍如何通过CUDA工具查看显卡架构信息，并探讨如何根据架构特性优化CUDA代码。

一、如何查看显卡架构信息

1.1 使用nvidia-smi命令

nvidia-smi是NVIDIA提供的显卡管理工具，可以快速查看显卡的基本信息，包括型号和驱动版本。虽然它不直接显示架构名称，但可以通过型号推断架构：

nvidia-smi -L

输出示例：

GPU 0: NVIDIA GeForce RTX 3080 (UUID: GPU-xxxxxx)

根据型号（如RTX 3080），可对应到Ampere架构。

1.2 查询CUDA计算能力

CUDA计算能力（Compute Capability）以major.minor形式表示，是架构的核心标识。可通过以下方式查询：

方法1：CUDA示例程序

编译并运行deviceQuery示例（位于CUDA Samples中）：

cd /usr/local/cuda/samples/1_Utilities/deviceQuery
make
./deviceQuery

输出中会明确显示计算能力（如7.5对应Turing架构）。

方法2：编程获取

在CUDA程序中通过API获取：

#include <cuda_runtime.h>
#include <iostream>
int main() {
    int device;
    cudaGetDevice(&device);
    cudaDeviceProp prop;
    cudaGetDeviceProperties(&prop, device);
    std::cout << "Compute Capability: " << prop.major << "." << prop.minor << std::endl;
    return 0;
}

编译运行后，输出示例：

Compute Capability: 8.0

（8.0对应Hopper架构）

1.3 官方文档对照

NVIDIA官方文档提供了计算能力与架构的对应关系：
| 计算能力 | 架构代号 | 代表产品 |
|—————|—————|—————————-|
| 5.0-5.3 | Maxwell | GTX 980 |
| 6.0-6.2 | Pascal | GTX 1080 |
| 7.0-7.5 | Turing | RTX 2080 |
| 8.0-8.9 | Ampere | A100, RTX 3090 |
| 9.0+ | Hopper | H100 |

二、显卡架构对CUDA编程的影响

2.1 计算能力与功能支持

不同架构支持的CUDA特性不同：

• Ampere（8.0）：引入TF32张量核心、L2缓存分区
• Hopper（9.0）：支持DP4A指令、动态并行
• Turing（7.5）：首次集成RT核心

示例：仅Ampere+架构支持__ldg内联函数的高效L1缓存读取。

2.2 内存层次优化

架构差异导致内存访问效率不同：

• 全局内存：Hopper架构的带宽比Pascal提升3倍
• 共享内存：Turing架构的共享内存带宽比Maxwell高40%
• 常量内存：Ampere架构优化了常量缓存的命中率

优化建议：

// Ampere架构优先使用L1缓存
__global__ void kernel(float* data) {
    float val = __ldg(&data[threadIdx.x]); // 高效L1读取
}

2.3 执行单元特性

各架构的CUDA核心配置：

• Pascal：每个SM 64个CUDA核心
• Ampere：每个SM 128个CUDA核心（A100）
• Hopper：每个SM 128个CUDA核心（H100）

代码适配示例：

// 根据架构调整线程块大小
dim3 blockSize;
int major = /* 获取计算能力主版本 */;
if (major >= 9) { // Hopper
    blockSize = dim3(256, 1, 1);
} else if (major >= 8) { // Ampere
    blockSize = dim3(128, 1, 1);
} else { // 旧架构
    blockSize = dim3(64, 1, 1);
}

三、架构感知的CUDA优化实践

3.1 条件编译

使用预处理指令针对不同架构优化：

#if __CUDA_ARCH__ >= 800 // Ampere+
    #define USE_TF32 1
    #define BLOCK_SIZE 128
#elif __CUDA_ARCH__ >= 700 // Turing+
    #define USE_TF32 0
    #define BLOCK_SIZE 64
#endif

3.2 动态架构检测

运行时检测架构并选择优化路径：

void launchKernel(float* data, int size) {
    cudaDeviceProp prop;
    cudaGetDeviceProperties(&prop, 0);
    if (prop.major == 9) { // Hopper
        hopperOptimizedKernel<<<grid, block>>>(data, size);
    } else if (prop.major == 8) { // Ampere
        ampereOptimizedKernel<<<grid, block>>>(data, size);
    } else {
        genericKernel<<<grid, block>>>(data, size);
    }
}

3.3 性能分析工具

使用nvprof或Nsight Systems分析架构特定瓶颈：

nvprof --metrics gld_efficiency,gst_efficiency ./myApp

输出示例：

GldEfficiency: 92.3% (Hopper架构优化后)
GstEfficiency: 88.7% (对比Ampere的85.2%)

四、常见架构的代码适配案例

4.1 Ampere架构优化

// Ampere特有的WMMA指令
#if __CUDA_ARCH__ >= 800
#include <mma.h>
void wmmaKernel(half* a, half* b, float* c) {
    wmma::fragment<wmma::matrix_a, 16, 16, 16, half> a_frag;
    wmma::load_matrix_sync(a_frag, a, 16);
    // ... WMMA计算 ...
}
#endif

4.2 Hopper架构新特性

// Hopper的DP4A指令加速
#if __CUDA_ARCH__ >= 900
__device__ int dp4a(int a, int b) {
    int result;
    asm("dp4a.s32.s32 %0, %1, %2, %3;" : 
        "=r"(result) : "r"(a), "r"(b), "r"(0));
    return result;
}
#endif

五、最佳实践建议

1. 架构检测前置：在程序初始化时检测架构并设置全局优化标志
2. 分层优化：基础功能写通用代码，高性能路径写架构专用代码
3. 持续测试：在目标架构上验证优化效果，避免过度优化
4. 文档记录：明确标注代码适用的架构范围

结论

通过CUDA工具准确识别显卡架构是性能优化的第一步。开发者应结合架构特性调整内存访问模式、线程块配置和指令选择。随着Hopper等新架构的推出，持续关注NVIDIA的架构演进文档（如《CUDA C++ Programming Guide》）和优化白皮书，能帮助开发者始终保持代码的高效性。实际开发中，建议建立自动化测试流程，确保优化代码在不同架构上的正确性和性能提升。